

# ये ये ये ये ये







# 中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛,其申請資料如下:

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日: 西元 2003 年 04 月 10 E

Application Date

申 請 案 號: 092108221

Application No.

申 請 人: 南亞科技股份有限公司

Applicant(s)

न गिर्म गिर्म

局 Director General



發文日期: 西元 \_ 2003年 \_ 5 月 29 日

Issue Date

發文字號: 09220532080

Serial No.





申請日期:	IPC分類	
申請案號:		

申請案號:	<del></del>				
(以上各欄由本局填註) 發明專利說明書					
	中文	位元線接觸窗及其製造方法			
發明名稱	英文	Bit line contact and method for forming the same			
二 發明人 (共2人)		1. 毛惠民 2. 陳逸男			
		1.Hui-Min Mao 2.Yi-Nan Chen			
	國籍(中英文)	1. 中華民國 TW 2. 中華民國 TW			
	住居所(中文)	1. 台北市內湖區港富里港港路11號4樓之2 2. 台北市北投區義理街63巷2弄22號1樓			
	住居所(英文)	1. 2.			
三、 申請人 (共1人)	名稱或 姓 名 (中文)	1. 南亞科技股份有限公司			
	名稱或 姓 名 (英文)	1. Nanya Technology Corporation.			
	國籍(中英文)	1. 中華民國 ROC			
	住居所 (營業所) (中 文)	<ol> <li>桃園縣龜山鄉華亞科技園區復興三路669號 (本地址與前向貴局申請者相同)</li> </ol>			
	住居所 (營業所) (英 文)				
	代表人(中文)	1. 連日昌			
	代表人 (英文)	1. Jih-Chang Lien			

### 四、中文發明摘要 (發明名稱:位元線接觸窗及其製造方法)

本發明提出一種位元線接觸窗的製造方法,於已形成電晶體的基底上,依序形成順應性的鈦金屬層和鈦金屬層、氮化鈦層層、氮化氫層層、與於源汲極區形成一內著陸墊。之後,於內內著陸墊、成品體和基底上順應性形成一保護層,並於保護層中形成暴露出內內著陸墊的緣層。接著,於絕緣層中形成暴露出內上方形成接層的開口,並繼續進行MO蝕刻製程,以於開口上方形成具有著陸墊凹槽的圖案。之後,進行MO沈積製程,於開口和凹槽中填入導電材質。

- 伍、(一)、本案代表圖為:第11圖。
  - (二)、本案代表圖之元件代表符號簡單說明:
  - 100~半導體基底;
  - 102~電晶體;
  - 104~間隙;

六、英文發明摘要 (發明名稱:Bit line contact and method for forming the same)

A method for forming a bit line contact is provided. After forming transistors on a substrate, Ti layer, TiN layer and W layer conformally cover the transistors and the substrate. The W/TiN/Ti stacked layer is defined to form an inner landing pad connecting a source/drain region. A passivation layer is formed on the inner landing pad, the transistors and the





### 四、中文發明摘要 (發明名稱:位元線接觸窗及其製造方法)

- 112~ 鈦 金 屬 層 ;
- 114~ 氮化 鈦層;
- 116~ 鷂 金 屬 層 ;
- 118~ 罩幕層;
- 120~ 內著陸墊;
- 122~絕緣襯層;
- 124~絕緣層;
- 126~ 位元線接觸窗開口;
- 128~ 閘極電極接觸窗開口;
- 130~接合區接觸窗開口;
- 132~M0 凹槽;
- 134~ 具有 鎢 著 陸 墊 的 位 元 線 接 觸 窗 插 塞;
- 136~ 具有 鎢 著 陸 墊 的 閘 極 電 極 接 觸 窗 插 塞 ;
- 138~ 具有 鎢著 陸墊的接合區接觸窗插塞。

六、英文發明摘要 (發明名稱:Bit line contact and method for forming the same)

substrate. An insulating layer with a flat surface is then formed on the passivation layer. A contact opening is formed in the insulating layer and the passivation layer to expose the inner landing pad. A MO etching process is performed to form a recess of interconnecting landing pad pattern in the upper portion of the contact opening. A MO deposition process is then performed.



一、本案已向		,						
國家(地區)申請專利	申請日期	案號	主張專利法第二十四條第一項優先					
	¥	Ħ.						
			•					
			· · · · · · · · · · · · · · · · · · ·					
		·	, •					
			•					
二、□主張專利法第二十五	條之一第一項優先相	崔:						
申請案號:			•					
日期:	<del>Á</del>	無						
三、主張本案係符合專利法第二十條第一項□第一款但書或□第二款但書規定之期間								
	л — Гіліл — <u>Д</u>							
日期:								
四、□有關微生物已寄存於	國外:							
寄存國家: 寄存機構:		無						
寄存日期:								
寄存號碼:								
□有關微生物已寄存於國內(本局所指定之寄存機構):								
寄存機構: 寄存日期:		無						
寄存號碼:								
□熟習該項技術者易於	獲得,不須寄存。							

#### 五、發明說明(1)

## 【發明所屬之技術領域】

發明係有關於一種接觸窗的製造方法,且特別是有關於一種具有內著陸墊 (inner landing pad) 之位元線接觸窗的製造方法。

# 【先前技術】

嵌入式DRAM元件必須達到高效能的CMOS邏輯元件和高密度的DRAM陣列之要求。高效能的CMOS邏輯元件需要低阻抗的閘極導電材和源極/汲極擴散區,其通常是藉由自動對準金屬矽化物製程(salicidation)來達到低阻抗的要求,但是,陣列區必須要避免自動對準金屬矽化物製程方,但是,陣列區必須要避免自動對準金屬砂化物製程元件漏電流的增加。在DRAM陣列方面,字元線需覆蓋絕緣材質,以形成與鄰近的字元線導線無邊界限制的位元線接觸窗(bitline contacts),但是,在支援區的閘極導電材需要被暴露出以利於雙重掺雜和自動對準金屬矽化物製程的進行。

傳統上,記憶胞陣列區和邏輯電路區的接觸窗之製程係分別進行。通常會先進行陣列區的接觸窗之製程,再進行邏輯電路區的接觸窗製程。首先在陣列的接觸窗製程方面,會於電晶體上覆蓋硼磷矽玻璃層(BPSG layer)和四乙氧基矽酸鹽層(TEOS layer)之疊層絕緣層,之後,藉由蝕刻製程於絕緣層中形成位元線接觸窗開口(即CBholes),再於位元線接觸窗開口中填入多晶矽材質做為





### 五、發明說明 (2)

位元線接觸窗插塞。之後,進行陣列區的接觸窗製程,於上述之絕緣層中形成閘極接觸窗開口(即CG holes)和接合區接觸窗開口(即CS holes)。繼續進行MO的蝕刻製程,以定義位元線接觸窗插塞的MO著陸墊,以及周邊電路區中連接閘極接觸窗和接合區接觸窗的局部內連線。

然而,在蝕刻絕緣層形成位元線接觸窗開口的過程中,因需蝕穿整個絕緣層(TEOS/PBSG)以暴露出接合區,因此易有矽基底損耗的問題,進而衍生出嚴重的次臨限壓,如此會影響陣列區的電容器之記憶能力。而且在蝕刻的過程中,易耗損閘極電極(即字元線)側邊的間隙壁,甚至造成字元線和位元線之間的短路。此外,隨著集積的增加,線寬的縮小,閘極電極間的間隙也會愈來愈的如此會使蝕刻製程受到阻礙,甚至無法蝕穿,而造成斷路。

# 【發明內容】

有鑑於此,本發明的目的在於提供一種位元線接觸窗的製造方法,可用於避免蝕刻位元線接觸窗所造成之矽基底損耗。

本發明的另一目的在於提供一種位元線接觸窗的製造方法,以避免因閘極電極間的間隙愈來愈小而無法蝕刻的問題。

本發明的又一目的在於提供一種位元線接觸窗的製造方法,可以避免字元線和位元線間的短路問題發生。





#### 五、發明說明(3)

本發明另提供一種位元線接觸窗的結構,其中,電晶體係設於基底上,且包括閘極電極、源汲極區、及包覆該閘極電極之第一絕緣層。內著陸墊係設於部份電晶體表面





#### 五、發明說明(4)

和源汲極區表面,其結構包括由上而下依序為順應性之錫金屬層/氮化鈦層/鈦金屬層。保護層位於內著陸墊、電晶體和基底上。具有平坦化之表面的第二絕緣層係位於保護層上,而插塞係位於第二絕緣層中與內著陸墊電性接觸。

# 【實施方式】

首先請參照第1A圖,提供一半導體基底100,例如是單晶矽基底,並可區分成記憶胞陣列區I和邏輯電路區II。之後,於半導體基底100上形成電晶體102,其中,此電晶體102係由一絕緣物質包覆閘極電極所構成。在記憶胞陣列區I中,電晶體102緊密排列,且相鄰之電晶體102間具有間隙104。

接著請參照第1B圖,於已形成電晶體102的基底100上依序形成一層順應性的鈦金屬層(Ti layer)112、氮化鈦層(TiN layer)114和鎢金屬層(W layer)116,其中鎢金屬層116的厚度大約為200埃至400埃左右。所沈積之鎢金屬層116的厚度需控制在不封住相鄰之電晶體102間的間隙104的情況。

接著請參照第1C圖,於鎢金屬層116/氮化鈦層114/鈦金屬層112之疊層上形成一罩幕層118,例如是光阻,此罩幕層118係用以定義出位元線接觸窗的內著陸墊(inner landing pad)圖案。之後,對鎢金屬層116/氮化鈦層114/鈦金屬層112之疊層進行蝕刻,以形成內著陸墊(inner landing pad)120(又稱鎢著陸墊),如第1D圖





#### 五、發明說明 (5)

所示。

其中,蝕刻鷂金屬層116的方法可為乾蝕刻,所使用的蝕刻劑例如為 $C1_2/F_2/O_2$ 。蝕刻鷂金屬層116的方法亦可為濕蝕刻,所使用的蝕刻劑例如為APM溶液( $NH_4OH-H_2O_2-H_2O$ ),蝕刻溫度控制在約40 C 左右。

之後,將罩幕層118 移除,以露出內著陸墊120 的表面,如第1E 圖所示。

接著請參照第1F圖,於具有內著陸墊120的基底100上形成一層順應性的絕緣襯層122,其材質例如是氮化矽,用以避免後續沈積於其上之絕緣層 (例如BPSG)的摻雜物往外擴散至電晶體102或基底100中,絕緣襯層122的厚度為約110~130埃。

之後於絕緣觀層122上形成一層表面平坦之絕緣層124, 該層絕緣層124例如是依序沈積厚度約為5900~7300埃的硼磷矽玻璃(BPSG)以及利用四乙基氧矽烷

(Tetraethylorthosilicate, TEOS)沈積厚度約為 3600~4400埃的氧化物(簡稱TEOS層)之疊層。其中,在沈積完硼磷矽玻璃層後,更進行一道化學機械研磨製程,以將其表面平坦化,且停在絕緣觀層122表面,之後,再沈積TEOS層。

接著請參照第1G圖,同時進行陣列區[之位元線接觸窗126以及周邊電路區][之閘極電極接觸窗128和接合區接觸窗130的蝕刻製程,其中於周邊電路區][定義出的接觸窗128和130係分別暴露出閘極電極和基底掺雜區的表面。





#### 五、發明說明 (6)

接著進行MO的蝕刻沈積製程,其詳細製程如第1H圖和第11圖所示。

請參照第1H圖,進行MO著陸墊和局部內連線的蝕刻製程,以於部份絕緣層124中形成MO著陸墊和局部內連線的凹槽132,藉以定義出位元線接觸窗、閘極電極接觸窗和接合區接觸窗的著陸墊圖案,此時,亦會同時形成局部內連線的圖案。在圖中,係以形成閘極電極和接合區的局部內連線圖案為例。

接著請參照第11圖,填入鷂金屬於凹槽132以及接觸窗126、128和130中,並藉由化學機械研磨移除絕緣層124上方多餘的鷂金屬,以形成具有鷂著陸墊的接觸窗134,以及形成具有鷂著墊或局部內連線的接觸窗136和138。

以下係將傳統之製程與本發明之製程做進一步的比較。請參照第2A圖和第2B圖,其中第2A圖係表示傳統之製程第2B圖係表示本發明之製程。

首先在步驟200提供具有電晶體的基底後,以及在步驟208於具有電晶體形成於其上的基底表面形成BPSG/TEOS絕緣層之前,本發明係進一步進行步驟202、204和206,於已形成電晶體於其上的基底表面依序形成順應性的Ti層、TiN層和W層;將W/TiN/Ti疊層定義出內著陸墊;以及全面性覆蓋一層順應性的保護層。

此外,傳統上記憶胞陣列區和邏輯電路區的接觸窗之製程係分別進行,係於上述進行完步驟200和208後,繼續進行步驟210,針對記憶胞區的部份進行位元線接觸窗開





#### 五、發明說明 (7)

口的製程,之後進行步驟212,於位元線接觸窗開口中填入多晶矽導電材質,做為位元線插塞,接著進行步驟214,針對周邊電路區的部份進行接觸窗開口的製程。然而,本發明的記憶胞陣列區之位元線接觸窗開口以及周邊電路區的接觸窗開口係利用同一道微影蝕刻製程同時形成,即步驟210,。

之後進行同樣的步驟216和218之M0蝕刻製程以及M0金屬製程,以形成著陸墊和局部內連線。

綜上所述,本發明之位元線接觸窗結構係由底層之內著陸墊、接觸窗插塞、以及頂層之內連線著陸墊所構成。 其中內著陸墊係用以提高接觸窗的製程裕度,內連線著陸墊係用以提高內連線的製程裕度。

另外,由於本發明係在覆蓋絕緣層於電晶體表面前,即先進行內著陸墊的製程,因此蝕刻時間較短,故可以避免矽基底於蝕刻製程中發生損耗,且可避免因閘極電極間的間隙愈來愈小而無法蝕刻位元線接觸窗的問題,以及可以避免字元線和位元線間的短路問題發生。

雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。





### 圖式簡單說明

第1A圖至第1I圖係繪示本發明之接觸窗的製造流程之剖面圖。

第2A圖係繪示傳統之接觸窗的製造流程圖。

第28圖係繪示本發明之接觸窗的製造流程圖。

# 【符號簡單說明】

- 100~半導體基底;
- 102~電晶體;
- 104~ 間隙;
- 112~ 鈦 金 屬 層 ;
- 116~ 鎢金屬層;
- 118~ 罩幕層;
- 120~ 內 著 陸 墊;
- 122~絕綠襯層;
- 124~絕緣層;
- 126~ 位元線接觸窗開口;
- 128~ 閘極電極接觸窗開口;
- 130~接合區接觸窗開口;
- 132~M0 凹槽;
- 134~ 具有鍋著陸墊的位元線接觸窗插塞;
- 136~具有鎢著陸墊的閘極電極接觸窗插塞;
- 138~ 具有 鐫著 陸墊的接合區接觸窗插塞。



1. 一種位元線接觸窗的製造方法,包括:

提供一基底,該基底上具有一電晶體,該電晶體包括 一閘極電極及一源汲極區,該閘極電極為一第一絕緣層所 保護;

順應性形成一鈦金屬層於具有該電晶體之該基底上;順應性形成一氮化鈦層於該鈦金屬層上;

順應性形成一鎢金屬層於該鈦金屬層上;

定義該鎢金屬層、該氮化鈦層和該鈦金屬層,以形成一內著陸墊於該源汲極區;

順應性形成一保護層於該內著陸墊、該電晶體和該基底上;

形成一第二絕緣層於該保護層上,該第二絕緣層具有平坦化之表面;

形成一開口於該第二絕緣層和該保護層中,且該開口暴露出該內著陸墊;以及

於該開口中填入一金屬材質。

- 2. 如申請專利範圍第1項所述之位元線接觸窗的製造方法,其中該鎢金屬層的厚度為200埃至400埃。
- 3. 如申請專利範圍第1項所述之位元線接觸窗的製造方法,其中蝕刻該鎢金屬層的為乾蝕刻。
- 4. 如申請專利範圍第3項所述之位元線接觸窗的製造方法,其中蝕刻該鎢金屬層的蝕刻劑為 $C1_2/F_2/O_2$ 。
- 5. 如申請專利範圍第1項所述之位元線接觸窗的製造方法,其中蝕刻該鷂金屬層的為濕蝕刻。



- 6. 如申請專利範圍第1項所述之位元線接觸窗的製造方法,其中蝕刻該鷂金屬層的蝕刻劑為APM溶液(NH4OH-H2O2-H2O),蝕刻溫度為40℃左右。
- 7. 如申請專利範圍第1項所述之位元線接觸窗的製造方法,其中該保護層的材質為氮化矽。
- 8. 如申請專利範圍第1項所述之位元線接觸窗的製造方法,其中該保護層的厚度為110~130埃。
- 9. 如申請專利範圍第1項所述之位元線接觸窗的製造方法,其中該第二絕緣層為BPSG/TEOS之疊層。
- 10. 如申請專利範圍第1項所述之位元線接觸窗的製造方法,其中該BPSG/TEOS之疊層中該BPSG層的形成方法包括:

於該保護層上沈積一BPSG材質;以及 蝕刻該BPSG材質至暴露出該保護層。

- 11. 如申請專利範圍第10項所述之位元線接觸窗的製造方法,其中該BPSG/TEOS之疊層中該BPSG層的厚度為5900~7300埃,該TEOS層的厚度為3600~4400埃。
- 12. 如申請專利範圍第1項所述之位元線接觸窗的製造方法,其中填入該開口中之該金屬材質為鎢金屬。
- 13. 一種位元線接觸窗的製造方法,適用於可區分成一記憶胞陣列區和一邏輯電路區的一基底中,其中該基底上具有一電晶體,該電晶體包括一閘極電極及一源汲極區,該閘極電極為一第一絕緣層所保護,該製造方法包括:

順應性形成一鈦金屬層於具有該電晶體之該基底上;





順應性形成一氮化鈦層於該鈦金屬層上;

順應性形成一鎢金屬層於該鈦金屬層上;

定義該鎢金屬層、該氮化鈦層和該鈦金屬層,以於該記憶胞陣列區形成一內著陸墊電性接觸該源汲極區;


順應性形成一保護層於該內著陸墊、該電晶體和該基底上;

形成一第二絕緣層於該保護層上,該第二絕緣層具有平坦化之表面;

形成一第一開口、一第二開口和一第三開口於該第二絕緣層和該保護層中,其中該第一開口暴露出該記憶胞陣列區之該內著陸墊的表面,該第二開口暴露出該邏輯電路區之該電晶體的該閘極電極,該第三開口暴露出該邏輯電路區之該電晶體的該源汲極區;以及

於該第一、第二和第三開口中填入一金屬材質。

- 14. 如申請專利範圍第13項所述之位元線接觸窗的製造方法,其中該鎢金屬層的厚度為200埃至400埃。
- 15. 如申請專利範圍第13項所述之位元線接觸窗的製造方法,其中蝕刻該鷂金屬層的為乾蝕刻。
- 16. 如申請專利範圍第15項所述之位元線接觸窗的製造方法,其中蝕刻該鎢金屬層的蝕刻劑為Cl<sub>2</sub>/F<sub>2</sub>/O<sub>2</sub>。
- 17. 如申請專利範圍第13項所述之位元線接觸窗的製造方法,其中蝕刻該鷂金屬層的為濕蝕刻。
- 18. 如申請專利範圍第13項所述之位元線接觸窗的製造方法,其中蝕刻該鷂金屬層的蝕刻劑為APM溶液(NH4OH-



H<sub>2</sub>O<sub>2</sub>-H<sub>2</sub>O ) , 蝕刻溫度為40℃左右。

- 19. 如申請專利範圍第13項所述之位元線接觸窗的製造方法,其中該保護層的材質為氮化矽。
- 20. 如申請專利範圍第13項所述之位元線接觸窗的製造方法,其中該保護層的厚度為110~130埃。
- 21. 如申請專利範圍第13項所述之位元線接觸窗的製造方法,其中該第二絕緣層為BPSG/TEOS之疊層。
- 22. 如申請專利範圍第13項所述之位元線接觸窗的製造方法,其中該BPSG/TEOS之疊層中該BPSG層的形成方法包括:

於該保護層上沈積一BPSG材質;以及蝕刻該BPSG材質至暴露出該保護層。


- 23. 如申請專利範圍第22項所述之位元線接觸窗的製造方法,其中該BPSG/TEOS之疊層中該BPSG層的厚度為5900~7300埃,該TEOS層的厚度為3600~4400埃。
- 24. 如申請專利範圍第13項所述之位元線接觸窗的製造方法,其中填入該第一、第二和第三開口中之該金屬材質為鎢金屬。
  - 25. 一種位元線接觸窗,包括:
  - 一基底;
- 一電晶體,設於該基底上,該電晶體包括一閘極電極及一源汲極區,該閘極電極為一第一絕緣層所保護;
- 一內著陸墊,設於部份該電晶體表面和該源汲極區表面,該內著陸墊包括由上而下依序為順應性之鎢金屬層/



## 氮化鈦層/鈦金屬層;


- 一保護層,位於該內著陸墊、該電晶體和該基底上;
- 一第二絕緣層,位於該保護層上,該第二絕緣層具有 平坦化之表面;
- 一接觸窗插塞,位於該第二絕緣層和該保護層中,且與該內著陸墊電性接觸;以及
  - 一內連線著陸墊,設於該接觸窗插塞上。
- 26. 如申請專利範圍第25項所述之位元線接觸窗,其中該內著陸墊之該鎢金屬層的厚度為200埃至400埃。
- 27. 如申請專利範圍第25項所述之位元線接觸窗,其中該保護層的材質為氮化矽。
- 28. 如申請專利範圍第27項所述之位元線接觸窗,其中該保護層的厚度為110~130埃。
- 29. 如申請專利範圍第25項所述之位元線接觸窗,其中該接觸窗插塞和該內連線著陸墊的材質為鎢金屬。







第1A圖

第18圖








第10圖




第任圖











(



第2A圖



第2B圖

